Ang paggawa ng mga chips na lampas 14nm

Ang isa sa mga malaking bagay sa linggong ito ng International Solid States Circuits Conference (ISSCC) ay isang talakayan kung paano lilikha ang industriya ng mga processors sa 10nm at sa ibaba, at kung ang paggawa nito ay magiging epektibo sa gastos.

Nagbigay ang Intel Senior Fellow na si Mark Bohr ng isang lubos na nasasakop na usapan sa isang panel kung saan muling sinulit niya ang paniniwala ng Intel na ang Batas ng Moore - ang konsepto na ang density ng chip ay maaaring doble sa bawat susunod na henerasyon - ay nagpapatuloy. Tulad ng sinabi ng Intel dati, sinabi ni Bohr na naniniwala siya na maaari itong gumawa ng mga chips sa 10nm at kahit na 7nm gamit ang umiiral na mga tool sa lithography, bagaman tiyak na nais nito na magkaroon ng matinding mga kasangkapan sa lithography ng ultraviolet (EUV) na handa nang pumunta para sa 7nm.

Ang kanyang malaking punto ay ang patuloy na scaling ay palaging nangangailangan ng mga bagong pagbabago sa mga proseso at disenyo (tulad ng pagpapakilala ng mga koneksyon sa tanso, pilit na silikon, mataas na K / metal na gate, at teknolohiya ng FinFET), at ang karagdagang pagbabago ay kinakailangan upang magpatuloy sa scaling sa 10 at 7nm at sa ibaba. Ngunit hindi siya nagbigay ng anumang mga bagong detalye tungkol sa kung ano ang mga pagbabago sa proseso, materyales, o mga istraktura na gagamitin ng Intel sa mga bagong node.

Taliwas sa ilang nai-publish na mga ulat, hindi talaga kinumpirma ni Bohr na ang Intel ay magpapadala ng mga 10nm na bahagi sa 2016. (Dahil sa ipinadala ng Intel ang una nitong 14nm chips sa pagtatapos ng 2014, ang pagpapadala ng 10nm sa susunod na taon ay tutugma sa pangkaraniwang dalawang-taong kadena ng proseso node; nang tinanong ko ang CEO ng Intel Brian na si Brian Krzanich kung magpapatuloy ba ang dalawang taong cadence, sinabi niya na naniniwala ang Intel na maaari ito.) Ang 14nm na proseso ng Intel ay ramping mas mabagal kaysa sa inaasahan, at habang sinabi ni Bohr na ang 10nm pilot line ay nagpapakita ng isang 50 porsyento na pagpapabuti sa throughput kumpara sa kung saan 14nm ay sa parehong punto sa pag-unlad nito, ang kumpanya ay hindi nais na gumawa ng isang matatag na pangako.

Malinaw na sinabi ni Bohr na inaasahan niyang hindi lamang magpapatuloy ang chip scaling, ngunit habang ang gastos ng paggawa ng bawat wafer ay patuloy na tataas, ang pagtaas ng density ng mga transistor ay sapat upang ang pagmamanupaktura ng gastos sa bawat bawat transistor ay patuloy na bumababa nang sapat upang gawin ito sulit na magpatuloy sa pag-scale. Sinabi niya ito dati, ngunit naiiba ito sa ilang iba pang mga kumpanya na mas nag-aalinlangan.

Sinabi niya na ang kasaysayan ng disenyo ng chip ay may kasamang higit at higit na pagsasama, kasama ang mga modernong System-on-Chip (SoC) na disenyo ngayon na isinasama ang mga bagay tulad ng iba't ibang mga antas ng kapangyarihan, mga sangkap ng analog, at mga sistema ng input-output ng output ng boltahe. Ang hinaharap ay maaaring magpahiram sa kanyang sarili sa 2.5D chips (kung saan ang hiwalay na namatay ay konektado sa pamamagitan ng isang panloob na bus sa package) o kahit na ang mga 3D chips (kung saan kumokonekta sa pamamagitan ng mga silikon na vias o TSV na maraming namamatay na chip.) Sinabi niya na ang mga naturang sistema ay magiging mabuti para sa system pagsasama, ngunit mahirap para sa mababang gastos.

Sinabi ni Bohr na ang mga 3D chips na may TSV ay hindi talagang gumana para sa mga mataas na pagganap na mga CPU dahil hindi ka makakakuha ng sapat na density ng TSV o makitungo sa mga thermal isyu, at kahit na sa mga mobile SoC, kung saan ito ay higit na makakaya, hindi pa ito nagagawa talagang ginamit pa dahil nagdadagdag ito ng sobrang gastos.

Iba pang mga pananaw ang iba pang mga nagtitinda, tulad ng inaasahan mo.

Tinukoy ni Kinam Kim, pangulo ng Samsung Electronics na ang density - ang bilang ng mga transistors bawat chip area - ay patuloy na tumaas.

Ngunit itinuro din niya na papalapit kami sa isang limitasyong teoretikal sa 1.5nm, at kasama ng EUV na sinamahan ng pag-print ng pattern ng quadruple, teoretikal na posible na makarating sa 3.25nm. Ngunit inaasahan niya na makarating doon, kakailanganin ng industriya ng mga bagong tool, istruktura, at materyales.

Halimbawa, iminungkahi niya na maaaring ilipat ng Samsung ang lohika nitong produksiyon mula sa FinFET (na sinimulan ng Intel ang paggawa ng ilang taon na ang nakalilipas, at sinimulan lamang ng Samsung ang pagpapadala) sa gate-all-around at Nanowire contact sa paligid ng 7nm, na sinusundan ng mga tunel ng FET. Sa puntong iyon, isinasaalang-alang din ng kumpanya ang mga bagong materyales. Nabanggit niya na ang teknolohiya ng DRAM at NAND ay nagsasama ng maraming mga bagong tampok, kabilang ang pagmamanupaktura ng 3D.

Habang ang nangungunang foundry TSMC ay hindi nagbigay ng isang tukoy na pagtatanghal ng teknolohiya, ito rin ay nagtatrabaho sa mga bagong materyales at istraktura habang binabasa nito ang pag-unlad ng 16nm manufacturing sa taong ito, at mga hinaharap na node.

Lalo akong naging interesado sa isang medyo kakaibang pananaw kung saan ang industriya ay pinuno na ibinigay ni Sehat Sutardja, CEO ng Marvell Technology Group.

Nagreklamo siya na ang gastos ng paglikha ng isang "mask" (ang template para sa paglikha ng isang chip) ay higit sa pagdodoble sa bawat henerasyon, at na sa mga kasalukuyang rate, maaari itong makakuha ng hanggang sa $ 10 milyon sa 2018. Bilang resulta ng mga gastos sa maskara at Sinabi niya, na ang paggawa ng isang SoC sa kasalukuyang teknolohiya ng FinFET ay may katuturan kung ang kabuuang dami ng buhay ng chip ay magiging napakalaking - 25 milyong mga yunit o higit pa. Gayon pa man ang fragment ng merkado, mahirap para sa karamihan ng mga kumpanya na magkaroon ng isang malaking sapat na dami.

Sinabi ni Sutardja na ang kasalukuyang mga mobile SoC ay may "labis na pagsasama para sa aming sariling kabutihan, " tandaan kung ilan sa mga tampok na isinama sa isang mobile chip (tulad ng Southbridge para sa koneksyon ng I / O, mga pagpipilian sa pagkonekta para sa Wi-Fi at Bluetooth, at ang modem) ay hindi pa rin nasasama sa mga processor ng desktop at laptop.

Sa halip, iminungkahi niya ang paglipat ng industriya sa tinawag niyang MoChi (para sa Modular Chip), na magsasangkot ng isang konsepto na tulad ng Lego na pagsasama-sama ng mga indibidwal na sangkap sa isang "virtual SoC." Ito, aniya, papayagan ang isang paghihiwalay ng pag-compute at di-compute na pag-andar, kasama ang mga pag-andar ng CPU at GPU na ginawa sa mga pinaka advanced na node, at iba pang mga pag-andar sa magkakaiba, mas mura na mga node. Ang mga sangkap na ito ay konektado sa pamamagitan ng isang magkakaugnay na magiging isang extension ng bus na AXI. Ito ay isang kagiliw-giliw na ideya, lalo na para sa mga mas maliit na vendor, kahit na ang maraming mga kumpanya ay marahil ay kailangang makasakay upang gawin itong isang mabubuhay na pamantayan.

Ang pagpunta sa mas bago at mas mahusay na mga chips ay hindi naging madali, ngunit tila mas mahirap kaysa ngayon, at tiyak na mas mahal. Ang resulta ay maaaring mas kaunting mga kakumpitensya at mas mahabang oras sa pagitan ng mga node, ngunit lilitaw pa rin na magpapatuloy ang scaling ng chip.