Mabuhay at maayos ba ang batas ni moore? depende sa kung paano mo tinukoy ang scaling

Nagkaroon ng maraming pag-uusap kamakailan tungkol sa Batas ng Moore na nagpapabagal at ang mga hamon na kinakaharap ng mga chipmaker habang sinusubukan nilang lumipat sa mas maliit na sukat. Tiyak, ang mga PC ay hindi nakakakuha ng mas mabilis sa rate na dati nila at ang mga hamon na kinakaharap ng mga chipmaker ay hindi kailanman mas mataas. Pa rin, patuloy na iginiit ng Intel na "Ang Batas ng Moore ay Buhay at Magaling, " kapag pinag-uusapan ang mga plano nito para sa paggawa ng 10nm at 7nm. Upang subukang malaman kung ano ang nangyayari, tiningnan ko ang ilang iba't ibang mga hakbang ng pag-unlad, at nakakuha ng ilang magkakaibang mga sagot.

Habang maraming mga tao ang nakakulong sa Batas ng Moore na may bilis, ito ay talagang isang sukat ng rate sa pagtaas ng pagiging kumplikado ng minimum na sangkap, higit pa o mas mababa na nagsasabi na ang mga bilang ng mga transistor ay dobleng pana-panahon. Sa paunang papel ng 1965, ang pagdodoble ay nagaganap bawat taon, kahit na noong 1975, ina-update ni Moore ang kanyang projection sa pagdodoble tuwing dalawang taon, na sa pangkalahatan ay ang mga markipikador na marka ay nagsusumikap mula pa noon.

Sa araw ng mamumuhunan sa Intel noong nakaraang buwan, si Bill Holt, executive vice president at pangkalahatang tagapamahala ng pangkat ng teknolohiya at pagmamanupaktura, ay muling nagpakita ng mga slide na nagmumungkahi ng bilang ng mga "normalisadong" transistor bawat lugar ay patuloy na bumababa nang mas mahusay kaysa sa pagdodoble, bagaman itinuro ang na ang gastos ng produksyon ay tumaas kahit na mas mabilis kaysa sa inaasahan. Ang resulta, aniya, ay ang gastos sa bawat transistor ay nanatiling mabilis.

Ngunit sa kauna-unahang pagkakataon na natatandaan ko, binigyang diin niya na ang iba't ibang uri ng mga transistor sa loob ng isang maliit na tilad ay nangangailangan ng iba't ibang mga lugar sa maliit na tilad, na may mga cell memory ng SRAM na halos tatlong beses na mas siksik kaysa sa mga cell na lohika. Ginamit niya ang assertion na ito upang mawala ang mga tanong tungkol sa average na density ng transistor kumpara sa Apple A9 chips na ginawa ng Samsung o TSMC.

Upang makakuha ng isang mas malapit na hitsura, ang aking kasamahan na si John Morris at tiningnan ko ang nai-publish na istatistika ng Intel sa mga chips nito mula noong 1999, mula sa Pentium III (kilala bilang Coppermine), na ginawa noong 180nm, hanggang sa nakaraang taon ng Broadwell Core chips, ang unang ginawa na may 14nm na teknolohiya.

Una ay tiningnan namin ang Gate Pitch Scaling - ang pinakamaliit na distansya sa pagitan ng mga gate na bumubuo ng isang transistor. Iminumungkahi ng tradisyonal na scaling na bumababa ito ng 70 porsyento bawat bawat henerasyon upang makuha ang 50 porsyento sa pangkalahatang scaling. Sa panukalang ito, malinaw na habang nagpapatuloy ang pag-scale, hindi namin nakikita ang labis na pagbawas tulad ng inaasahan namin.

Ngunit ang iba pang mga pamamaraan na ginagamit ng mga chipmaker ay nagbabago nang kaunti. Ang pagtingin sa mga cell na memorya ng SRAM, ang pinaka siksik at pinaka pangunahing bahagi ng isang maliit na tilad, makikita natin na hanggang kamakailan ito ay nagbibigay sa amin ng isang 50 porsyento na pagbawas sa bawat proseso ng pag-proseso, kahit na tila bumabagal.

Sa mga nagdaang taon, binigyang diin din ng Intel ang kabuuang logic area scaling, na kung saan ay produkto ng gate pitch at ang minimum na pitch ng mga interconnect ng metal na mga signal ng ruta sa paligid ng chip na iyon at ikinonekta ito sa labas ng mundo. Ito ay gumagawa ng ilang kahulugan dahil kung ang logic transistors scale, ngunit ang mga interconnect ay hindi nakakakuha ng mas maliit, ang pangkalahatang sukat ng chip at gastos ay hindi bababa. Halimbawa, ang proseso ng 16nm FinFET ng TSMC ay gumagamit ng parehong proseso ng back-end metal bilang 20nm planar chip nito, kaya't nag-aalok ito ng kaunti sa paraan ng pag-urong (kahit na mas mabilis ito at gumagamit ng mas kaunting lakas). Sa mga tuntunin ng pag-scale sa logic area, ang Intel ay tila naka-target sa mga nakaraang henerasyon.

Mayroong maraming mga paraan ng pagtingin sa mga uso, at isang bagay na tila malinaw ay na tumatagal ng mas mahaba upang makarating sa susunod na node kaysa sa naganap sa nakaraang 20 taon. Sa halip na dalawang taon sa pagitan ng mga node, para sa 14nm at sa paparating na 10nm node, ito ay talagang mas malapit sa 2.5 taon, na may 10nm chips na dumating sa ikalawang kalahati ng 2017.

Tinukoy ng Intel na sa katagalan - pabalik sa unang microprocessor, ang 4004-ang oras sa pagitan ng mga bagong henerasyon ng teknolohiya ng chip ay palaging may kakayahang umangkop.

Ginagamit ng Intel ang slide na ito (na ipinakita ng Intel Fellow na si Mark Bohr) upang maipahiwatig ang kadalisayan ng Batas ng Moore, mula sa unang mikroprocessor, ang Intel 4004, na gumamit ng 2, 300 transistors sa isang 10 micron process sa 1971, hanggang sa 14nm na proseso. Sa pagtingin sa tsart na ito, sinabi ng Intel na ang average na kadalisayan ay isang bagong node tuwing 2.3 taon. Sa pananaw na iyon, ang isang 2.5 taong bilis para sa 14nm at 10nm ay hindi lahat na makabuluhan. Tinitingnan ko ito at nakita ko ang isang bilis ng Batas ng Moore mula noong 1995 hanggang tungkol sa 2012, nang magsimula ang unang 22nm na Ivy Bridge na mga produkto. Ngayon ang cadence ay tila bumabagal muli.

(Tandaan na ang Intel ay tumigil sa pagbibigay ng laki ng mamatay at impormasyon ng transistor na may 14nm henerasyon na nagbabanggit ng mga isyu sa mapagkumpitensya, kaya ang pinakabagong mga numero na mayroon kami para sa isang quad-core ay nagmula sa 22nm Haswell, na mayroong 1.4 bilyon na transistor sa isang 177 mm ² mamatay.)

Kaya't bumabagal ba ang Batas ni Moore? Ito ay nakasalalay sa kung paano mo ito tinitingnan. Tiyak na malinaw na sa ilang mga panukala ang bilis ay mukhang bumagal, at na ang mga hamon na kinakaharap ng mga chipmaker ay mas mahirap sa bawat henerasyon. Ngayon apat na kumpanya lamang ang Intel, GlobalFoundries, Samsung, at TSMC - na nagsasabing mayroong 14 o 16nm na proseso. Ang paglikha ng isang bagong chip sa isa sa mga bagong proseso ay mas mahal kaysa dati. Ngunit may sapat na dahilan at sapat na insentibo upang asahan na makakakita kami ng 10nm chips sa paligid ng 2017, at susunod ang 7nm, 5nm, at 3nm chips.