Galugarin ang mga highlight ng solid-state circuit circuit conference (isscc)

Marami kaming narinig tungkol sa Batas ng Moore na nagpapabagal kani-kanina lamang, at samantalang mukhang totoo ito sa ilang mga kaso, sa iba pang mga bahagi ng semiconductor na negosyo, may patuloy na pag-unlad. Sa International Solid-State Circuits Conference (ISSCC) ng nakaraang linggo, ang mga malalaking uso ng chip ay tila nasa paligid ng pag-aalis ng mga bagong materyales, mga bagong pamamaraan, at mga bagong ideya upang mapanatili ang pagtulak ng transistor density na mas mataas at pagpapabuti sa kahusayan ng kapangyarihan. Siyempre, hindi talaga ito balita. Nakita namin ito sa mga pag-uusap tungkol sa paggawa ng mga logic chips sa mga bagong proseso ng 7nm, sa paglikha ng 512Gb 3D NAND chips, at sa iba't ibang mga bagong processors.

Isinasaalang-alang ng mga taga-disenyo ng Chip ang mga bagong istruktura at materyales para sa mga transistor, tulad ng ipinapakita sa slide sa itaas mula sa TSMC. Marami ring mga talakayan ng mga bagong tool para sa paggawa ng mga transistor, kabilang ang mga pagsulong sa lithography tulad ng EUV at direksyon ng pagpupulong sa sarili, at mga bagong paraan ng pag-iimpake ng maramihang namamatay nang magkasama.

Bago ang paghuhukay sa mga detalye, nananatiling kamangha-mangha sa akin kung gaano kalayo ang dumating sa industriya ng chip at kung paanong ang nakamamatay na mga chips ay naging sa ating pang-araw-araw na buhay. Ang Texas Instrumento CTO Ahmad Bahai ay nabanggit sa kanyang pagtatanghal na noong 2015, ang industriya ay nagbebenta ng isang average na 109 chips para sa bawat tao sa planeta. Ang kanyang pakikipag-usap ay nakatuon sa kung paano sa halip na mga pamilihan na pinamamahalaan ng isang solong aplikasyon - mga unang PC, pagkatapos ng mga cell phone - ang industriya ngayon ay kailangang maging mas nakatuon sa "paggawa ng lahat ng mas matalinong, " dahil ang iba't ibang uri ng mga chips ay nakakahanap ng kanilang paraan sa isang malaking bilang ng mga aplikasyon .

Ang industriya ay nahaharap sa malaking hamon, bagaman. Ang bilang ng mga kumpanya na kayang magtayo ng nangungunang mga logic na gawa sa katha ay umuubos mula dalawampu't dalawa sa 130nm node sa apat na kumpanya ngayon sa 16 / 14nm node (Intel, Samsung, TSMC, at GlobalFoundries), na may bagong proseso teknolohiya na nagkakahalaga ng bilyun-bilyong bubuo, at ang mga bagong halaman ay nagkakahalaga pa. Sa katunayan, noong nakaraang linggo sinabi ni Intel na gugugol ng $ 7 bilyon upang makabuo ng 7nm sa isang shell ng isang tela na itinayo nito ilang taon na ang nakalilipas sa Arizona.

Gayunpaman, mayroong isang bilang ng mga pagtatanghal sa iba't ibang mga plano ng kumpanya upang lumipat sa mga proseso ng 10nm at 7nm.

Ang TSMC ay gumulong ng 10nm na proseso nito, at ang unang chip na inihayag ay ang Qualcomm Snapdragon 835, na malapit nang matapos. Ang TSMC ay maaaring ang pinakamalayo kasama ang aktwal na pag-komersyo kung ano ang tinatawag na isang proseso ng 7nm, at sa ISSCC, inilarawan nito ang isang functional na 7nm SRAM test chip. Gagamitin nito ang kasalukuyang standard na FinFET transistor konsepto, ngunit sa ilan circuit mga pamamaraan upang gawin itong maaasahan at mahusay sa mas maliit na sukat. Kapansin-pansin, sinabi ng TSMC na gagawa ito ng unang bersyon ng kanyang 7nm chips gamit ang immersion lithography, sa halip na maghintay para sa EUV tulad ng karamihan sa mga katunggali nito.

Alalahanin na kung ano ang tinatawag ng bawat pangunahing tagagawa ng 7nm ay nag-iiba nang malaki, kaya sa mga tuntunin ng density, posible na ang proseso ng TSMC 7nm ay magiging katulad sa darating na proseso ng 10nm ng Intel.

Ang Samsung ay nagtatrabaho din sa 7nm, at nilinaw ng kumpanya na plano nitong maghintay para sa EUV. Sa palabas, pinag-usapan ni Samsung ang mga pakinabang ng EUV lithography pati na rin ang pag-unlad na ginawa nito sa paggamit ng teknolohiya.

3D NAND

Ang ilan sa mga mas kawili-wiling mga anunsyo na sumaklaw sa 512Gb 3D NAND flash, at ipinakita kung gaano kabilis ang pagdaragdag ng density ng NAND flash.

Pinag-usapan ng Western Digital (na nakuha ang SanDisk) tungkol sa isang 512Gb 3D NAND flash na aparato na inihayag nito bago ang palabas, at ipinaliwanag kung paano patuloy na pinatataas ng aparatong ito ang density ng naturang mga chips.

Ang partikular na chip na ito ay gumagamit ng 64 layer ng mga cell ng memorya at tatlong-bits-per-cell upang maabot ang 512Gb sa isang mamatay na sumusukat sa 132 square square. Ito ay hindi masyadong siksik bilang disenyo ng Micron / Intel 3D NAND, na gumagamit ng ibang arkitektura na may peripheral circuitry sa ilalim ng array (CuA) upang maabot ang 768Gb sa isang 179 square square, ngunit ito ay isang magandang hakbang pasulong. Sinabi ng WD at Toshiba na nagawa nitong mapagbuti ang pagiging maaasahan at mapabilis ang nabasa nang mga oras ng 20 porsyento at maabot ang pagsulat ng throughput na bilis ng 55 Megabytes bawat segundo (MBps). Ito ay sa produksiyon ng pilot, at dahil sa dami ng produksiyon sa ikalawang kalahati ng 2017.

Hindi malabasan, ipinakita ng Samsung ang bago nitong 64-layer 512Gb 3D NAND chip, isang taon matapos itong magpakita ng isang 48-layer na 256Gb na aparato. Ang kumpanya ay gumawa ng isang malaking punto upang ipakita na habang ang pantay na density ng 2D NAND flash ay lumago 26 porsyento bawat taon mula 2011 hanggang 2016, nagawa nitong madagdagan ang density ng 3D NAND flash ng 50 porsiyento bawat taon mula nang ipakilala ito ng tatlong taon nakaraan.

Ang 512Gb chip ng Samsung, na gumagamit din ng tatlong-bits-per-cell na teknolohiya, ay may sukat na mamatay na 128.5 square square, na ginagawang bahagyang mas matindi kaysa sa disenyo ng WD / Toshiba, kahit na hindi gaanong kasing ganda ng disenyo ng Micron / Intel. Ginugol ng Samsung ang karamihan sa pag-uusap nito na naglalarawan kung paano ang mga manipis na layer ay nagpakita ng mga hamon at kung paano ito nilikha ng mga bagong pamamaraan upang matugunan ang pagiging maaasahan at mga hamon ng kapangyarihan na nilikha sa pamamagitan ng paggamit ng mga payat na layer. Sinabi nito na ang oras ng pagbasa ay 60 microseconds (149MBps na sunud-sunod na binabasa) at ang pagsusulat ng throughput ay 51MBps.

Malinaw na ang lahat ng tatlong mga malaking kampo ng NAND flash ay gumagawa ng mahusay na proseso, at ang resulta ay dapat na mas makapal at sa huli ay hindi gaanong mamahalin ang memorya mula sa kanilang lahat.

Mga Bagong Koneksyon

Ang isa sa mga paksang natagpuan ko na pinaka-kagiliw-giliw na kamakailan-lamang ay ang konsepto ng isang naka-embed na multi-die interconnect bridge (EMIB), isang kahalili sa iba pang mga tinatawag na 2.5D na teknolohiya na pagsamahin ang maramihang mamatay sa isang solong pakete ng chip na hindi gaanong mahal sapagkat hindi ito nangangailangan ng isang interposer ng silikon o sa pamamagitan ng mga silikon na vi-silikon. Sa palabas, pinag-usapan ito ng Intel tungkol sa paglalarawan ng isang 14nm 1GHz FPGA na magkakaroon ng laki ng mamatay na 560mm ^{2 na} napapalibutan ng anim na 20nm die transceiver na ginawa nang hiwalay, kahit na sa iba pang mga teknolohiya. (Ito ay marahil ang Stratix 10 SoC.) Ngunit ito ay naging mas kawili-wili sa paglaon sa linggo, tulad ng inilarawan ng Intel kung paano gagamitin ang pamamaraang ito upang lumikha ng mga Xeon server chips sa 7nm at ang ikatlong henerasyon ng 10nm.

Mga Proseso sa ISSCC

Nakita ng ISSCC ang isang bilang ng mga anunsyo tungkol sa mga bagong processors, ngunit sa halip na mga anunsyo ng chip, ang pokus ay sa teknolohiya na pumapasok sa paggawa ng mga chips nang maayos hangga't maaari. Ako ay interesado na makita ang mga bagong detalye para sa isang bilang ng mga inaasahang chips.

Inaasahan ko ang bagong Ryzen chips gamit ang bagong arkitektura ng ZEN ng AMD na ipadala sa ilang sandali, at nagbigay ang AMD ng maraming higit pang mga teknikal na detalye tungkol sa disenyo ng Zen core at iba't ibang mga cache.

Ito ay isang 14nm FinFET chip batay sa isang pangunahing disenyo na binubuo ng isang pangunahing kumplikadong may 4 na mga cores, isang antas ng 2MB 2 cache, at 8MB ng 16-way na antas ng antas ng 3 cache. Sinabi ng kumpanya na ang dalas ng base para sa isang 8-core, 16-thread ang bersyon ay magiging 3.4GHz o mas mataas, at sinabi ang chip ay nag-aalok ng isang higit na 40 porsyento na pagpapabuti sa mga tagubilin sa bawat cycle (IPC) kaysa sa nakaraang disenyo ng AMD.

Ang resulta ay isang bagong pangunahing inaangkin ng AMD ay mas mahusay kaysa sa kasalukuyang 14nm na disenyo ng Intel, bagaman, siyempre, kailangan nating maghintay para sa huling chips upang makita ang tunay na pagganap.

Tulad ng inilarawan bago, ito ay magagamit sa una sa mga desktop chips na kilala bilang Summit Ridge at naisara na lumabas sa loob ng ilang linggo. Ang isang bersyon ng server na kilala bilang Naples ay dapat na lumabas sa ikalawang quarter at isang APU na may integrated graphics lalo na para sa mga laptop ay dahil sa lilitaw mamaya sa taong ito.

Nagbigay ang IBM ng higit pang detalye sa Power9 chips na pinasimulan nito sa Hot Chips, na idinisenyo para sa mga high-end na server, at ngayon inilarawan bilang "na-optimize para sa cognitive computing." Ang mga ito ay 14nm chips na magagamit sa mga bersyon para sa parehong scale out (na may 24 na mga cores na maaaring hawakan ng 4 sabay-sabay na mga thread) o sukatan (na may 12 na cores na maaaring hawakan ng 8 sabay-sabay na mga thread.) Susuportahan ng chips ang CAPI (Coherent Accelerator Processor Interface) kasama ang CAPI 2.0 gamit ang PCIe Gen 4 na link sa 16 gigabits bawat segundo (Gbps); at OpenCAPI 3.0, na idinisenyo upang gumana ng hanggang sa 25Gbps. Bilang karagdagan, gagana ito sa NVLink 2.0 para sa mga koneksyon sa mga accelerator ng GPU ng Nvidia.

Nagbigay ang MediaTek ng isang pangkalahatang-ideya ng darating na Helio X30, isang 2.8GHz 10-core mobile processor, kapansin-pansin sa pagiging una sa kumpanya na ginawa sa isang proseso ng 10nm (siguro sa TSMC).

Ito ay kagiliw-giliw na dahil mayroon itong tatlong magkakaibang mga pangunahing kumplikado: ang una ay may dalawang ARM Cortex-A73 na mga cores na tumatakbo sa 2.8GHz, na idinisenyo upang mabilis na mapangasiwaan ang mga mabibigat na gawain; ang pangalawa ay may apat na mga cache ng 2.5GHz A53, na idinisenyo para sa pinaka-karaniwang mga gawain; at ang pangatlo ay may apat na mga 2.0GHz A35 na mga core, na ginagamit kapag ang telepono ay idle o para sa mga magaan na gawain. Sinabi ng MediaTek na ang mababang-lakas na kumpol ng A53 ay 40 porsiyento na mas mahusay na lakas kaysa kumpol ng A73 na may mataas na lakas, at na ang kumpol ng ultra-low-power na A35 ay 44 porsiyento na mas mahusay na lakas kaysa kumpol ng mababang lakas.

Sa palabas, maraming mga akademikong papeles sa mga paksa tulad ng mga chips na espesyal na idinisenyo para sa pagkatuto ng makina. Sigurado ako makakakita kami ng higit na diin sa pagpunta sa hinaharap, mula sa mga GPU upang pasimple na kahanay na mga processors na idinisenyo upang mahawakan ang 8-bit computing, sa mga chips na neuromorphic at pasadyang mga ASIC. Ito ay isang nascent field, ngunit ang isa na nakakakuha ng isang kamangha-manghang dami ng pansin ngayon.

Kahit na ang karagdagang out, ang pinakamalaking hamon ay maaaring lumipat sa kabuuan ng computing, na kung saan ay isang buong magkakaibang paraan ng paggawa ng computing. Habang nakakakita tayo ng mas maraming pamumuhunan, tila malayo pa rin mula sa pagiging isang pangunahing teknolohiya.

Samantala, bagaman, maaari naming inaasahan ang maraming mga cool na bagong chips.

Si Michael J. Miller ay punong opisyal ng impormasyon sa Ziff Brothers Investments, isang pribadong kompanya ng pamumuhunan. Si Miller, na naging editor-in-chief ng PC Magazine mula 1991 hanggang 2005, ang mga may-akda ng blog na ito para sa PCMag.com upang ibahagi ang kanyang mga saloobin sa mga produktong nauugnay sa PC. Walang payo sa pamumuhunan ang inaalok sa blog na ito. Lahat ng tungkulin ay tinatanggihan. Ang Miller ay gumagana nang hiwalay para sa isang pribadong kumpanya ng pamumuhunan na maaaring sa anumang oras mamuhunan sa mga kumpanya na ang mga produkto ay tinalakay sa blog na ito, at walang pagsisiwalat ng mga transaksyon sa seguridad.