Video: 7nm FINFET Layout (Nobyembre 2024)
Habang ang mga vendor ng chip sa pangkalahatan ay hindi nagpapakilala ng mga bagong chips sa taunang International Solid State Circuits Conference (ISSCC), madalas silang nagbibigay ng higit pang mga detalye sa mga panloob na gawaing ng mga produkto na inihayag. Narito ang ilang mga bagay na natagpuan kong kawili-wili sa palabas sa linggong ito.
Ang Ivytown Server Architecture ng Intel
Tinalakay ng Intel ang pinakabagong bersyon ng pamilya ng processor na Xeon E7, isang maliit na tilad na may hanggang sa 15 na mga cores at 30 mga thread, na kilala bilang Ivytown. Ito ay batay sa arkitektura ng Ivy Bridge EP na ginamit sa Xeon E5 2600 V2. Ang processor ay binuo gamit ang teknolohiyang proseso ng 22nm ng Intel na may mga transistor na Tri-Gate (ang mga palikpik ay 34nm mataas at 8nm ang lapad) at papalitan ang kasalukuyang Westmere EX-based Xeon E7. Sa paghahambing, ang kasalukuyang Xeon E7, na ginawa sa isang 32nm planar HKMG processor, ay mayroong 10 cores at 20 na mga thread, at mayroong 30MB ng L3 cache kumpara sa 37.5MB sa bersyon ng Ivytown.
Ang isa sa mga mas nakakaakit na tampok ng bagong pamilya ng processor ay ang modular na arkitektura nito. Ang floorplan ay binubuo ng tatlong mga haligi ng limang mga cores, ang bawat isa ay may sariling hiwa ng L3 cache, isang naka-embed na singsing na bus, at nakatuon ang IO sa tuktok at ibaba ng mga haligi (mga link sa QPI sa tuktok at tagapamahala ng memorya sa ilalim). Plano ng Intel na lumikha ng isang 10-core na bersyon sa pamamagitan ng pag-alis ng kanang hanay ng kanang kamay; at upang lumikha ng isang 6-core na bersyon sa pamamagitan ng karagdagang pag-alis ng dalawang hilera.
Ang 15-core na bersyon ay may 4.31 bilyon na transistor - na sinasabi ng Intel ang pinakamaraming para sa anumang microprocessor - at sumusukat sa 541 square square. Ang 10-core na bersyon ay may 2.89 bilyong transistor at sumusukat sa 341 square square. Ang 6-core variant ay may 1.86 bilyong transistor at sumusukat sa 257 square square. Ang mga operating frequency ay saklaw mula sa 1.4GHz hanggang 3.8GHz na may mga TDP mula 40W hanggang 150W.
Ang iba pang mga kagiliw-giliw na aspeto ng Ivytown ay ang arkitektura ng buffer ng memorya nito. Ang parehong kamatayan ay sumusuporta sa pamantayang memorya ng apat na-channel na DDR3 na tumatakbo hanggang 1867MT / s at isang bagong interface ng Voltage-Mode Single-Ended (VMSE) na interface sa isang memory extension buffer na tumatakbo sa 2667 MT / s. Maaari itong suportahan ng hanggang sa 12TB ng memorya sa isang 8-socket server - tatlong beses ang kapasidad ng memorya ng Westmere EX. Magagamit ang 15-core na bersyon sa dalawang magkakaibang mga pakete: ang isa ay katugma sa umiiral na platform ng Romley (Socket-R) para sa madaling pag-upgrade at isa pa na nagbibigay-daan sa isang bagong platform gamit ang mga buffer ng memorya.
Marami pang Mga Detalye ng Haswell
Nagbigay din ang Intel ng isang bilang ng mga detalye sa arkitektura ng Haswell, na ginamit sa kasalukuyang pamilya ng Core. Gumagamit din ito ng 22nm Tri-Gate transistors. Sinabi ni Intel na isinama ni Haswell ang ilang mga bagong teknolohiya, kabilang ang isang ganap na isinama na regulator ng boltahe o FIVR (pinagsama ang platform mula sa limang mga regulator ng boltahe hanggang sa isa), na-embed ang cache ng DRAM para sa mas mahusay na pagganap ng graphics, mga estado ng mas mababang kapangyarihan, na-optimize na IO, AVX2 tagubilin, at isang mas malawak na yunit ng integer ng SIMD.
Mayroong tatlong pangunahing pagkakaiba-iba ng Haswell: Una, mayroong isang quad-core na nakikipag-usap sa isang hiwalay na PCH (Platform Controller Hub) na may mas mabilis na mga graphics (dalawa hanggang apat na mga cores). Pangalawa, mayroong isang ultrabook platform na pinagsasama ang isang dual-core Haswell kasama ang PCH sa isang solong, multi-chip package. Sinusuportahan ng processor ang mas mababang mga estado ng kuryente, ang PCH ay binago para sa mas mababang lakas, at ang dalawa ay nakikipag-usap sa isang bus na may mababang lakas, na lahat ay binabawasan ang standby na kapangyarihan ng 95 porsyento. Sa wakas ay may isang bersyon na may mga Iris Pro graphics at 128MB eDRAM cache sa parehong pakete. Ang mga multi-chip packages ay gumagamit ng isang on-package IO na nagbibigay ng mataas na bandwidth sa mababang lakas sa pagitan ng CPU at PCH at eDRAM.
Nakasalalay sa bilang ng mga CPU cores at graphics (GT2 o GT3), ang Haswell ay saanman mula sa 960 milyon hanggang 1.7 bilyong transistor at ang mamatay ay sumusukat sa 130 hanggang 260 square square. Ito ay dinisenyo upang mapatakbo sa 0.7 hanggang 1.1 volts na may malawak na saklaw ng dalas ng 1.1 hanggang 3.8GHz.
Ang 128GB eDRAM die ay sumusukat sa 77 square square, at nagbibigay ng riles ng bandwidth na 102GBps. Sinabi ng Intel na kumpara sa parehong sistema nang walang eDRAM, ang karagdagang cache ay naghahatid ng mga natamo ng pagganap ng hanggang sa 75 porsyento, kahit na ang pangkalahatang pagganap ay nadagdagan ng 30 hanggang 40 porsyento.
Ang Steamroller Powers Kaveri ng AMD
Ang AMD, na may posibilidad na maglagay ng higit pang mga graphics sa tinatawag nitong pinabilis na mga yunit ng pagproseso (mga APU, o mga processors na pinagsasama ang mga CPU at graphics) na nakatuon sa bagong CPU core, na kilala bilang Steamroller, na ginagamit sa bagong serye ng mga Kaveri ng kumpanya. Ang pangunahing Steamroller, na ginawa sa isang 28nm bulk na CMOS na proseso, ay mayroong 236 milyong transistor sa isang lugar na 29.47 square square. Kasama dito ang dalawang integer cores, dalawang yunit ng pagtuturo ng decode, at maraming mga ibinahaging elemento, kabilang ang pagtuturo sa pagkuha, floating-point unit, at 2MB ng L2 cache. Karaniwang ginagamit ng AMD ang isa sa mga module ng Steamroller na ito sa "dual-core" chips (sumasalamin sa 2 integer cores); at dalawa sa "quad-core" chips nito.
Kung ikukumpara sa naunang Piledriver core, na ginawa sa isang proseso ng 32nm SOI, ang Steamroller ay nagdaragdag ng isang pangalawang yunit ng decode ng pagtuturo, isang mas malaking 96KB na nagbahagi ng cache ng pagtuturo, at iba pang mga pagpapahusay. Sinabi ng AMD na humantong ito sa hanggang sa 14.5 porsyento na higit pang mga tagubilin sa bawat siklo, na isinasalin sa 9 porsyento na mas mahusay na pagganap sa mga solong may sinulid na aplikasyon at 18 porsyento na mas mahusay na pagganap sa mga dalawahang may sinulid na apps. Maaari rin itong tumakbo sa 500MHz na mas mataas na dalas sa parehong lakas, o maihatid ang tungkol sa parehong pagganap na may 38 porsyento na pagbawas ng kuryente. Ang pangunahing Steamroller ay idinisenyo upang gumana sa isang saklaw na 0.7 hanggang 1.45 volts.
Mga Proseso ng Mobile mula sa MediaTek, Renesas, at Qualcomm
Ang isang bilang ng mga kumpanya ay nagbigay ng mga pagtatanghal sa kanilang mga prosesor na nakabase sa ARM.
Napag-usapan ng MediaTek ang tungkol sa 28nm heterogenous multi-core processor (HMP) na may quad-core CPU at dalawahan GPU. Ang chip ng MediaTek ay may dalawang Cortex A15 cores, na tumatakbo sa 1.8GHz, at dalawang mga Cortex A7 na mga cores, na tumatakbo sa 1.4GHz, na sinamahan ng isang Imagination G6200 400MHz dual-core GPU. Mayroon din itong isang buong HD hardware video codec at isang 13-megapixel image-sensor processor.
Napag-usapan din ng MediaTek ang tungkol sa teknolohiya ng PTP (Performance, Thermal, and Power) na sinusubaybayan ang chip at kinokontrol ang kapangyarihan. Sa kasong ito, sinabi ng kumpanya na pinahihintulutan ng PTP ang alinman sa isang 23 porsyento na pagtaas sa bilis ng orasan o hanggang sa 41 porsyento na pag-save ng kuryente.
Ang chip na ito ay gumagamit ng tunay na pagpoproseso ng HMP ng ARM, na nangangahulugang ang anumang kumbinasyon ng malaki at maliit na mga cores mula sa isa hanggang apat ay maaaring tumakbo depende sa workload. Sinabi ng MediaTek na sa pamamagitan ng paggamit ng totoong HMP, ang chip ay maaaring makapaghatid ng 33-51 porsyento na mas mahusay na pagganap sa mabibigat na kargamento o 2-5x na mas mahusay na kahusayan ng enerhiya sa mga light workload, habang ang adaptive thermal management ay naghahatid ng isa pang 10 porsyento na pagpapalakas ng pagganap.
Inilahad ni Renesas ang isang "iminungkahing" 28nm HPM walong-core heterogenous na processor na idinisenyo para sa mga mobile device at mga sistema ng infotainment ng kotse. Ang chip ay gumagamit ng apat na 2GHz Cortex A15 na mga core at apat na 1GHz Cortex A7 cores. Ito ay may kakayahang pagpapatakbo ng lahat ng 8 cores nang sabay-sabay para sa pinakamataas na pagganap, ngunit ginagamit din nito ang heterogenous architecture at mga pamamaraan sa pamamahala ng kapangyarihan upang mai-optimize ang pagganap para sa ilang mga workload o mga sobre ng kapangyarihan.
Inilarawan ng Qualcomm ang Hexagon digital signal processor, na ginagamit sa mga mobile SoC para sa iba't ibang mga multimedia at modem application. Ang kasalukuyang bersyon ay ginawa sa 28mm HKMG bulk CMOS proseso. Target ng disenyo na ito ang mataas na mga tagubilin sa bawat orasan kumpara sa mataas na mga dalas ng operating.
Sa gilid ng ARM server, napag-usapan ng Applied Micro ang tungkol sa unang-henerasyon ng 64-bit na processor ng ARMv8 ng kumpanya, na unang inihayag sa panahon ng kamakailang Open Compute summit. Ito ay batay sa isang "Potenza" processor module (PMD), na may kasamang dalawang cores na nagbabahagi ng 256KB ng L2 cache. Ang Potenza ay gawa sa 40nm bulk CMOS at bawat PMD ay naglalaman ng 84 milyong transistor at gumagamit ng 14.8 square square ng die area. Maaari itong gumana ng hanggang sa 3GHz sa 0.9 volts, ngunit ang average na 4.5W sa ilalim ng mga karaniwang workload. Ang platform ng X-Gene 3 server ay may kasamang apat na PMD (walong mga cores), isang ibinahaging 8MB ng L3 cache, at apat na memorya ng DRAM memory sa paligid ng isang gitnang switch. Isinasama rin nito ang 10GB Ethernet, SATA 2/3, PCIe Gen. 3, at USB 3.0.
Ang Susunod na Paglikha ng Chip Proseso ng Tech
Nagkaroon din ng isang pares ng mga pagtatanghal sa susunod na henerasyon ng teknolohiyang proseso ng chip, dahil halos lahat ng mga pangunahing gumagawa ng chip ay may mga plano na lumipat sa produksiyon ng 3D o FinFET, sa 14 o 16nm node (pagsunod sa Intel, na nagpadala ng 22nm chips sa ganitong teknolohiya).
Napag-usapan ng Samsung ang tungkol sa darating na proseso ng Finnet ng 14nm, na nagpapakita ng isang 128Mb 6T SRAM array at test chip. Sinabi ng Samsung na ang FinFETs ay isang mahusay na solusyon para sa mga low-power mobile SoC dahil nagbibigay sila ng mahusay na scaling, mataas na kasalukuyang at mababang pagtagas, at may mahusay na maikling channel control.
Nagdudulot din ito ng ilang mga hamon para sa mga SRAM, dahil ang pag-supply ng boltahe ng SRAM ay hindi nasukat. Ang SRAM ay tumatagal ng hanggang 20-30 porsyento ng mamatay na lugar ng isang SoC, ngunit gumagamit ito ng halos 40-50 porsyento ng kapangyarihan. Upang matugunan ang mga isyung ito, iminungkahi ng Samsung ang ilang mga bagong pamamaraan upang mapatakbo ang mga SRAM gamit ang FinFET transistors sa mas mababang boltahe ng suplay.
Natukoy ng TSMC ang mga katulad na isyu, na ipinapakita ang 16nm na 128Mb SRAM chip. Sinabi ng TSMC na ang FinFET ay naging isang pangunahing teknolohiya para sa produksyon na higit sa 20nm, ngunit sinabi ang laki ng channel at haba ng channel kasama ang FinFET ay isang hamon para sa pag-scale ng maginoo 6T-SRAM at boltahe ng supply. Iminungkahi ng TSMC ang dalawang diskarte na makakatulong sa pagsulat upang malampasan ang mga isyung ito.
Ang mga ito ay medyo mga teknikal na isyu, ngunit ang paglutas ng mga isyu ay kritikal kung kukuha tayo ng mas makapal, mas mahusay na mga chips sa hinaharap.
