Intel tips 14nm process tech, broadwell microarchitecture

Sa Intel Developer Forum noong nakaraang linggo, ang isang bilang ng mga inhinyero ng Intel ay nagsiwalat ng maraming higit pang mga teknikal na detalye tungkol sa Core M processor, ang pangkalahatang Broadwell microarchitecture, at ang proseso ng 14nm na salungguhitan.

Punong Puno ng Engineer at Punong Arkitekto ng CPU na si Srinivas Chennupaty na ipinaliwanag kung paano bagaman si Broadwell ay "tiktik" sa kadahilanang "tik / tock" ng Intel (na nangangahulugang ito ay pangunahing proseso ng pag-urong sa 14nm), ang Micolohikal na arkitektura ng Broadwell ay pinalawak mula sa arkitektura ng Haswell ginamit sa kasalukuyang mga produkto ng 22nm. Bagaman ang karamihan sa pagtatanghal ay nasa mababang-lakas na bersyon ng M M na naglalayong sa mga tablet, 2-in-1s, at walang mga ultrabooks, sinabi niya na ang arkitektura na ito ay kailangang suportahan ang isang malawak na hanay ng mga produkto mula sa mga tablet hanggang sa mga server ng Xeon.

Sa pangkalahatan, sinabi niya na ang buong arkitektura ay dinisenyo para sa mas mahusay na dinamikong lakas at pamamahala ng thermal, na may pagbawas sa kapangyarihan ng System-on-Chip (SoC) at isang nadagdagang dinamikong operating range, na pinapayagan itong gumana sa isang mas malawak na hanay ng kapangyarihan . Ito ang dahilan kung bakit ang bersyon ng Core M, na bumababa hanggang sa isang kabuuang rating ng kuryente na 4.5 watts lamang, ay gumagana sa mga walang sistema.

Ang bahagi nito ay dahil sa pinahusay na pamamahala ng kapangyarihan sa loob ng pangunahing mismong, tulad ng sa paraan na maaari itong ayusin sa iba't ibang mga estado ng kuryente upang maaari pa rin itong makakuha ng "turbo boost" kapag kinakailangan nang hindi labis ang pag-init ng processor at may isang pinahusay na ganap na pinagsama-samang boltahe regulator (FIVR) na dinisenyo upang mag-iba ng boltahe sa isang paraan na sinusubaybayan ang demand na rurok at nagbibigay ng pinabuting pagganap sa mababang wattage. Nag-aalok din ito ng mas mahusay na pagsubaybay sa buong solusyon, kabilang ang hiwalay na platform controller hub (PCH) o chipset, upang ang PCH naman ay maaaring makapagpapalakas ng kapangyarihan para sa mga konektadong tampok, na nagpapahintulot sa mga link na pumunta sa mga mababang estado ng kapangyarihan para sa mga bagay tulad ng SATA drive, PCI Express, at USB. At mayroon itong aktibong pamamahala sa temperatura ng balat, kaya ang chip mismo ay maaaring masubaybayan ang temperatura nito at ayusin ang paggamit ng kuryente nang naaayon.

Ang microarchitecture mismo ay maaaring makakuha ng higit na pagganap kaysa sa nakaraang henerasyon ng Haswell sa parehong dalas, dahil sa mga tampok tulad ng isang mas malaking out-of-order na iskedyul, pinahusay na hula ng address, at pagpapabuti sa vector at pagkalkula ng lumulutang na point.

Sa pangkalahatan, sinabi niya, habang ang mga tagubiling solong may sinulid bawat siklo ay medyo kaunti lamang sa henerasyong ito, ang lahat ay nagdaragdag hanggang sa punto na ang pagganap na solong may sinulid sa nakaraang 7 taon ay umabot sa 50% sa parehong bilis.

Ang iba pang mga pagbabago ay kinabibilangan ng mga bagong tagubilin para sa krograpiya at seguridad, mas mahusay na pagsubaybay, at ilang mga pagpapahusay sa mga transaksyonal na mga extension ng memorya (na kilala bilang TSX o Transactional Synchronization Extensions) at mga utos ng Virtualization (VT-x) na nauna sa henerasyon.

Ang PCH chipset na kasama ng Core M ay kilala bilang PCH-LP at aktwal na ginawa sa proseso ng 22nm. Ito ay idinisenyo upang magamit ang tungkol sa 25% na mas kaunting lakas kapag idle at upang mabawasan ang aktibong lakas ng halos 20%. Kasama rin dito ang mga pagpapabuti sa imbakan ng audio at PCI Express.

Sa pangkalahatan, sinabi niya, ang mga pagbabago ay nagpapagana ng dalawang beses sa pagbawas ng kapangyarihan kaysa sa inaasahan mo mula sa tradisyonal na proseso ng pag-scale, kasama ang pinabuting solong tagubilin sa thread-bawat-orasan at pagganap ng vector.

Ang mga katulad na pagpapabuti ay inilapat din sa mga graphic, ayon kay Sr. Principal Engineer at Graphics Architect Aditya Sreenivas. Narito muli, ang layunin ay ang mga pagpapahusay sa pagganap / watt tulad ng mas mahusay na mga dynamic na kapangyarihan at mga katangian ng butas na tumutulo, na-optimize para sa mas mababang boltahe na operasyon; at pagpapabuti ng microarchitecture upang mabawasan ang dynamic na kapangyarihan. Nabanggit niya na ito ay dinisenyo upang gumana sa 6 at 10 watts na rin, marahil ay nagpapahiwatig sa mga bagong bersyon na darating.

Ang aktwal na arkitektura ng graphics mismo ay mukhang katulad ng nakaraang bersyon, ngunit ang bersyon ng GT2 na ginamit sa pagpapatupad ng Core M ay nadagdagan mula 20 hanggang 24 na Mga Yunit ng Pagpatupad, na isinaayos bilang tatlong "subslice, " bawat isa ay may 8 EU. (Sa ibang usapan, ang isang inhinyero ng Intel na nakatuon sa arkitektura ng compute ay nagbigay ng mga halimbawa ng mga bersyon ng mga graphics na may 12 at 48 EU, na nagmumungkahi ng mga hinaharap na bersyon.)

Isang mahalagang pagkakaiba ay ang bersyon na ito ay sumusuporta sa Direct X 11.2 at handa na ang DX12 at sumusuporta sa Open GL 4.3 at Open CL 2.0. Dapat itong sabihin na halos lahat ng mga laro at aplikasyon ay dapat gumana sa mga graphics dito, kahit na hindi kinakailangan sa parehong bilis na makikita mo sa isang diskrete ng graphics chip. Ngunit sa kabuuan, ang mga pagbabagong ito ay maaaring account para sa isang 40% na pagpapabuti sa pagganap ng graphics sa ilang mga kaso, kumpara sa naunang seryeng Haswell-Y.

Ang isa pang malaking pagbabago ay ang suporta para sa Ibinahagi Virtual Memory (SVM) sa ilalim ng OpenCL, na nagpapahintulot sa parehong mga sangkap ng CPU at GPU na magamit para sa compute. Tila ito ay mahalagang kaparehong konsepto ng Heterogeneous System Architecture (HSA), na itinulak ng AMD at iba pa.

Ang bagong arkitektura ay mayroon ding ilang mga pagpapabuti sa mga pag-andar ng media, ayon sa Intel Fellow at Chief Media Architect Hong Jiang. Sinabi niya na ang chip ay nagbibigay-daan sa mga bagay tulad ng Intel Quick Sync video at video transcoding na maging "2x mas mabilis" kaysa sa nakaraang bersyon, na may pinabuting kalidad. Bilang karagdagan, mayroon na ngayong suporta para sa pag-decode ng VP8 pati na rin ang AVC, VC-1, MPEG2, at MVC para sa video; JPEG at Paggalaw JPEG pag-decode para sa video conferencing at digital photography; at GPU -accelerated HEVC pag-decode at pag-encode ng hanggang sa 4K 30fps. Bilang karagdagan sa pagpapahintulot sa 4K video, ang mga pagbabagong ito ay dapat pahintulutan ang 25% na mas matagal na Pag-playback ng video ng HD.

14nm Proseso ng Tech

Bagaman nagbigay ang Intel ng maraming impormasyon sa teknolohiyang proseso ng 14nm kanina, si Mark Bohr, Intel Senior Fellow, Logic Technology Development, ay dumaan sa bagong proseso at nagbahagi ng maraming impormasyon.

"Hindi bababa sa para sa Intel, ang Batas ng Moore ay nagpapatuloy, " sabi niya, na nagpapakita ng isang slide na nagpapahiwatig na ang Intel ay nakakakuha ng isang 0.7x na scaling ng mga transistor bawat henerasyon sa loob ng maraming taon at patuloy itong ginagawa. (Tandaan na kung ito ay kaliskis sa parehong sukat, makakakuha ka ng isang bagong transistor na halos 50% ang laki ng isa sa nakaraang henerasyon, na kung saan ay hinuhulaan ng Batas ng Moore.)

Pinag-uusapan niya kung paano ito ang pangalawang henerasyon ng Intel sa mga "Tri-Gate" na mga transistor nito, kasunod ng pagpapakilala ng 22nm (Ginagamit ng Intel ang salitang "Tri-Gate" upang masakop ang mga transistor kung saan ang channel ay nakataas sa itaas ng substrate, tulad ng isang fin, at control balot sa paligid ng lahat ng tatlong panig, isang istraktura na kung saan ang karamihan sa industriya ay tumutukoy bilang "FinFET" transistors). Nabanggit niya na ang distansya sa pagitan ng mga palikpik ay umusbong mula 60nm hanggang 42nm sa paglipat sa bagong proseso; ang taas ng palikpik ay talagang tumaas mula 34nm hanggang 42nm. (Sa slide sa itaas, ang "high-k dielectric" ay dilaw; ang metal na gate ng elektrod sa asul, gamit ang high-k / metal-gate na disenyo na ginagamit ng Intel mula pa noong 45nm node nito.)

Sa henerasyon ng 14nm, sinabi niya na ang pinakamaliit na kritikal na sukat ay ang lapad ng isang fin-gate fin, na halos 8 nm, habang ang iba pang mga kritikal na sukat ay mula sa 10nm hanggang 42nm (para sa distansya sa pagitan ng gitna ng isang fin pitch sa gitna ng susunod na fin pitch. Nabanggit niya na ang mga transistor ay madalas na ginawa gamit ang maraming mga palikpik, at binabawasan ang bilang ng mga palikpik bawat resulta ng transistor sa pinahusay na density at mas mababang kapasidad.

Sa henerasyong ito, sinabi niya, ang fin pitch ay nabawasan ng .7x (mula 60 hanggang 42nm), ang pitch pitch ng .87x (mula 90 hanggang 70 nm) at ang interconnect pitch ng .65x (mula 80 hanggang 52nm), na nagbibigay ng kabuuang average sa paligid ng makasaysayang .7x average. Ang isa pang paraan ng pagtingin dito, aniya, ay upang dumami ang gate pitch at metal pitch, at doon sinabi niya na ang Intel ay nasa 0.53 para sa logic area scaling, na sinabi niya na mas mahusay kaysa sa normal. (Bilang isang tabi, interesado rin ako na ipinakita ng mga slide ng Bohr ang processor ng Core M na may 1.9 bilyong transistor sa laki ng namatay na 82 mm2, kung ihahambing sa 1.3 bilyon na opisyal na diagram ay; kinilala ng Intel PR ang pagkakamali, at sinabi na 1.3 bilyon ang ang tamang pigura.)

Kapag tinitingnan ang gastos sa bawat transistor, sumang-ayon si Bohr na ang gastos sa bawat gawa ng silikon na manipis ay nadaragdagan dahil sa mga karagdagang hakbang na masking - na may ilang mga layer ngayon na nangangailangan ng doble at kahit triple-patterning. Ngunit sinabi niya na dahil ang 14nm node ay nakakamit ng mas mahusay kaysa sa normal na scaling sa lugar, pinapanatili nito ang normal na gastos sa bawat pagbawas sa transistor.

Sa katunayan, ipinakita niya ang mga tsart na nagpapahiwatig na inaasahan ng Intel na ang mga pagbawas ay magpapatuloy sa hinaharap. At, ipinagpatuloy niya ang pagtatalo na ang mga pagbabago ay nagreresulta din sa mas mababang pagtagas at mas mataas na pagganap at sa gayon ay napabuti ang pagganap sa bawat watt, na sinabi niya na nagpapabuti sa 1.6X bawat henerasyon.

Nabanggit niya na sa paglipat mula sa Haswell-Y hanggang sa Core M, ang Intel ay magkakaroon ng isang kamatayan na 0.51x ang laki ng naunang chip kung ito ay tampok-neutral; kasama ang mga karagdagang tampok na idinisenyo sa, aniya, nakamit ng Core M ang scaling ng lugar ng 0.63x.

Sinabi ni Bohr na 14nm ngayon ay nasa dami ng paggawa sa Oregon at Arizona at magsisimula sa Ireland maaga sa susunod na taon. Sinabi rin niya na habang ang Intel ay mayroong dalawang bersyon ng mga transistor - mataas na boltahe at mga ultra-mababang pagtagas - mayroon itong isang spectrum ng mga tampok mula sa mataas na kapangyarihan hanggang sa mas mababang dulo sa iba't ibang mga transistor, mga interconnect stacks, atbp.

Karamihan sa mga ito ay tila bahagi ng pagtulak ng Intel sa puwang ng pandayan, kung saan gumagawa ito ng mga chips para sa iba pang mga kumpanya. Sa katunayan, si Sunit Rikhi, ang pangkalahatang tagapamahala ng negosyo ng pandayan, ay nagpakilala kay Bohr at nang maglaon ay nagbigay ng sariling pahayag na nagpapakita ng lahat ng mga pagpipilian na inaalok ng Intel. (Kahit na ang Intel ay may advanced na teknolohiya, wala itong karanasan sa paggawa ng mga low-power chips na mayroon ang mga kakumpitensya tulad ng TSMC at Samsung. Kaya't binibigyang diin nito ang namumuno sa 14nm manufacturing.)

Susunod na darating ang 10nm, kasama ang sinasabi ng Bohr na ngayon ay nasa "buong yugto ng pag-unlad, " at ang kanyang "araw na trabaho" ay nagtatrabaho sa proseso ng 7nm.

Sinabi niya na interesado siya sa EUV (matinding ultraviolet lithography) para sa potensyal nito sa pinabuting scaling at pagpapasimple ng proseso ng daloy ngunit sinabi na hindi lamang ito handa sa mga tuntunin ng pagiging maaasahan at paggawa. Sinabi niya na hindi ang 14nm o 10nm node ang gumagamit ng teknolohiyang iyon, bagaman gusto niya. Sinabi niya na ang Intel ay "hindi pumusta dito" para sa 7nm at maaaring gumawa ng mga chips sa node na wala ito, bagaman sinabi niya na ito ay magiging mas mahusay at mas madali sa EUV.

Sinabi ni Bohr na ang paglipat sa 450mm wafers, mula sa standard na 300mm na ginagamit ng buong industriya, ay makakatulong na mabawasan ang gastos sa bawat transistor. Gayunpaman, sinabi niya, nagkakahalaga ng maraming upang bumuo ng isang kumpletong hanay ng tool at buong bagong tela at depende sa maraming malalaking kumpanya na nakikipagtulungan upang magawa ang lahat. Sinabi niya na ang industriya ay hindi pa sumang-ayon sa tamang oras para dito, kaya't ilang taon na ang layo.

Sa pangkalahatan, sinabi niya na hindi niya nakita ang katapusan ng pag-scale at nabanggit na ang mga mananaliksik ng Intel ay naghahanap ng iba't ibang mga solusyon sa transistors, patterning, interconnect, at memorya. Sinabi niya na mayroong isang bilang ng mga kagiliw-giliw na mga teknikal na papel kamakailan lamang sa mga bagay tulad ng mga aparato na III-V (gamit ang iba't ibang mga materyales na semiconductor) at mga T-FET (mga transistor na lagusan ng lagusan), at mayroong "palaging isang bagay na kawili-wiling" darating.