Ang mga hamon sa chipmaking ay nahaharap sa batas ng moore

Bawat ilang taon ay may mga kwento tungkol sa kung paano ang Batas ng Moore - ang konsepto na ang bilang ng mga transistor sa isang naibigay na lugar ay nagdodoble bawat dalawang taon o higit pa - ang namamatay. Ang mga nasabing kwento ay nasa loob ng maraming mga dekada, ngunit patuloy pa rin kaming nakakakita ng mga bagong chips na may maraming mga transistor tuwing ilang taon, medyo nasa iskedyul.

Halimbawa, noong Pebrero ay ipinakilala ng Intel ang isang 4.3-bilyong transistor chip na tinatawag na Xeon E7v2 o Ivytown sa isang 541 square square die gamit ang 22nm na proseso nito. Isang dekada na ang nakakaraan, ang high-end na Xeon ng Intel, na kilala bilang Gallatin, ay isang 130nm chip na may 82 milyong transistor sa isang 555 square square. Iyon ay hindi lubos na pagpapanatili sa isang pagdodoble tuwing dalawang taon, ngunit malapit ito.

Siyempre, hindi nangangahulugang ito ay magpapatuloy na gumana magpakailanman, at sa katunayan, ang paggawa ng chipmaking ay dumadaan sa ilang malalaking pagbabago na nakakaapekto sa parehong paggawa at disenyo ng mga chips, at ang lahat ng ito ay magkakaroon ng pangmatagalang epekto sa mga gumagamit.

Karamihan sa malinaw, ito ay naging malinaw sa loob ng mahabang panahon na ang bilis ng orasan ay hindi mas mabilis. Pagkatapos ng lahat, ipinakilala ng Intel ang mga Pentium chips noong 2004 na tumakbo sa 3.6 GHz; ngayon ang top-end Core i7 ng kumpanya ay tumatakbo sa 3.5 GHz na may maximum na bilis ng turbo na 3.9 GHz. (Siyempre, may ilang mga tao na overclock, ngunit palaging ganoon ang nangyari.)

Sa halip, ang mga taga-disenyo ay tumugon sa pamamagitan ng pagdaragdag ng maraming mga cores sa chips at sa pamamagitan ng pagtaas ng kahusayan ng bawat indibidwal na core. Ngayon, kahit na ang pinakamababang-end chip na maaari mong makuha para sa isang desktop o laptop ay isang dual-core chip, at ang mga bersyon ng quad-core ay karaniwan. Kahit na sa mga telepono, nakikita na namin ngayon ang maraming quad-core at kahit na mga bahagi ng octa-core.

Iyon ay mahusay para sa pagpapatakbo ng maramihang mga aplikasyon nang sabay-sabay (multi-tasking) o para sa mga application na maaaring talagang samantalahin ng maraming mga cores at thread, ngunit ang karamihan sa mga aplikasyon ay hindi pa rin nagagawa. Ang mga nag-develop - lalo na sa mga lumilikha ng mga tool ng developer - ay gumugol ng maraming oras sa paggawa ng mas mahusay na gumagana ang kanilang mga aplikasyon sa maraming mga cores, ngunit mayroon pa ring maraming mga application na umaasa sa karamihan sa pagganap na single-threaded.

Bilang karagdagan, ang mga developer ng processor ay naglalagay ng maraming higit pang mga cores ng graphics at iba pang mga dalubhasa na mga cores (tulad ng mga naka-encode o decode video, o encrypt o decrypt data) sa loob ng isang application processor, sa kung ano ang marami sa industriya na tinawag na heterogenous na pagproseso. AMD, Qualcomm, at MediaTek lahat ay nagtulak sa konseptong ito, na gumagawa ng maraming kahulugan para sa ilang mga bagay. Tiyak na nakakatulong ito sa pagsasama - ginagawang mas maliit ang mga chips at mas kaunting gutom; at tila gumawa ng perpektong kahulugan sa mga mobile processors - tulad ng malaki.LITTLE diskarte na kinuha ng ARM kung saan pinagsasama nito ang mas malakas ngunit mas maraming mga gutom na gutom na kapangyarihan sa mga nangangailangan lamang ng kaunting kapangyarihan. Para sa marami sa amin, ang pagkuha ng mga chips na gumagamit ng mas kaunting lakas para sa parehong pagganap - at samakatuwid ang mga aparatong mobile na mas mahaba sa isang singil ng baterya, ay isang malaking pakikitungo.

Ang paggamit ng isang napakalaking bilang ng mga cores - kung ang mga graphics cores o dalubhasang x86 na mga cores - ay tiyak na mayroong malaking epekto sa high-performance computing, kung saan ang mga bagay tulad ng Nvidia's Tesla boards o Intel's Xeon Phi (Knight's Corner) ay nagkakaroon ng malaking epekto. Sa katunayan, ang karamihan sa mga nangungunang mga supercomputer ngayon ay gumagamit ng isa sa mga pamamaraang ito. Ngunit gumagana lamang ito para sa ilang mga uri ng paggamit, lalo na para sa mga aplikasyon lalo na para sa mga aplikasyon na gumagamit ng mga utos ng SIMD (solong pagtuturo, maraming data) na utos. Para sa iba pang mga bagay, ang pamamaraang ito ay hindi gumagana.

At hindi lamang ang mga chips na hindi maaaring tumakbo nang mas mabilis. Sa panig ng pagmamanupaktura, may iba pang mga hadlang sa paglalagay ng mas maraming mga transistor na mamatay. Sa nakalipas na dekada, nakita namin ang lahat ng mga uri ng mga bagong pamamaraan para sa paggawa ng chipmaking, paglipat mula sa tradisyonal na halo ng silikon, oxygen, at aluminyo patungo sa mga bagong pamamaraan tulad ng "pilit na silikon" (kung saan inunat ng mga inhinyero ang mga atomo ng silikon), pinapalitan ang mga pintuang-daan na may mga materyales na gate ng high-K / metal, at pinakahuling paglipat mula sa tradisyonal na mga tarangkahang planar patungo sa mga pintuang 3-D na kilala bilang FinFET o "TriGate" sa parlance ng Intel. Ang unang dalawang pamamaraan ay ginagamit ngayon ng lahat ng mga advanced na chipmaker, na may pagpaplano ng mga foundry upang ipakilala ang mga FinFET sa susunod na taon o higit pa, kasunod ng pagpapakilala sa Intel ng 2012.

Ang isang kahalili ay tinatawag na FD-SOI (ganap na maubos na silikon-on-insulator), isang pamamaraan na partikular na itinulak ng ST Microelectronics, na gumagamit ng isang manipis na insulasyon na layer sa pagitan ng silikon na substrate at ang channel upang magbigay ng mas mahusay na kontrol sa elektrikal ng maliliit na transistor, sa teorya na naghahatid ng mas mahusay na pagganap at mas mababang lakas. Ngunit sa ngayon, tila wala itong momentum mula sa mga malalaking tagagawa na may mga FinFET.

Kamakailan lamang, ang Intel ay gumagawa ng isang malaking deal ng kung gaano kalayo ito sa chipmaking, at sa katunayan sinimulan nito ang pagpapadala ng dami ng produksyon ng Core microprocessors nito sa 22nm na proseso kasama ang teknolohiya ng TriGate mga dalawang taon na ang nakakaraan at plano na magpadala ng mga produktong 14nm sa ikalawang kalahati ng taong ito. Samantala, ang mga malaking foundry chip ay nagpaplano sa paggawa ng 20nm sa dami ng huling bahagi ng taong ito gamit ang mga tradisyunal na planar transistors, na may 14 o 16nm na mga produkto na may FinFET na nakatali para sa susunod na taon.

Ang Intel ay nagpapakita ng mga slide na nagpapakita kung gaano kalayo ito sa chip density, tulad ng isang ito mula sa araw ng analyst na ito:

Ngunit hindi sumasang-ayon ang mga foundry. Narito ang isang slide mula sa pinakahuling tawag sa mamumuhunan ng TSMC, na sinasabi na maaari nitong isara ang agwat sa susunod na taon.

Malinaw, oras lamang ang magsasabi.

Samantala, ang pagkuha ng mas maliit na laki ng mamatay ay mas mahirap sa tradisyonal na mga tool sa lithography na ginamit upang i-etch ang mga linya sa silikon na chip. Ang lithography ng pagsawsaw, na ginagamit ng industriya sa loob ng maraming taon, ay umabot sa limitasyon nito, kaya ang mga vendor ay bumabalik na sa "double patterning" o higit pang mga pagpasa upang makakuha ng mas pinong mga sukat. Kahit na nakita namin ang isang maliit na pag-unlad kani-kanina lamang, ang pinakahihintay na paglipat patungo sa matinding ultraviolet (EUV) lithography, na dapat mag-alok ng mas pinong kontrol, ay nananatiling mga taon.

Ang mga bagay tulad ng FinFET at maraming patterning ay tumutulong sa paggawa ng susunod na henerasyon ng mga chips, ngunit sa pagtaas ng mga gastos. Sa katunayan, ang isang bilang ng mga analyst ay nagsasabi na ang gastos sa bawat transistor ng produksyon sa 20nm ay maaaring hindi isang pagpapabuti sa gastos sa 28nm, dahil sa pangangailangan para sa dobleng pag-patterning. At ang mga bagong istruktura tulad ng FinFET ay malamang na mas mamahaling, hindi bababa sa simula.

Bilang isang resulta, maraming mga chipmaker ang tumitingin sa higit pang mga kakaibang pamamaraan sa pagpapabuti ng density kahit na ang mga pamamaraan ng Batas sa Moore ay hindi gumagana.

Ang memorya ng flash ng NAND ay gumagamit ng pinaka advanced na teknolohiya ng proseso kaya tumatakbo na ito sa mga seryosong isyu sa maginoo na pahalang na pag-scale. Ang solusyon ay upang lumikha ng mga vertical na string ng NAND. Ang mga indibidwal na mga cell ng memorya ay hindi makakakuha ng anumang mas maliit, ngunit dahil maaari kang maglagay ng maraming sa itaas ng isa't isa - lahat sa parehong substrate - nakakakuha ka ng higit na higit na density sa parehong bakas ng paa. Halimbawa, ang isang 16-layer na 3D NAND chip na gawa sa isang 40nm na proseso ay halos katumbas ng isang maginoo na 2D NAND chip na ginawa sa isang 10nm na proseso (ang pinaka advanced na proseso na ginagamit ngayon ay 16nm). Sinabi ng Samsung na mayroon na itong pagmamanupaktura ng V-NAND (Vertical-NAND), at susundin ng Toshiba at SanDisk ang tinatawag nitong p-BiCS. Ang Micron at SK Hynix ay nagkakaroon din ng 3D NAND, ngunit tila nakatuon sa karaniwang 2D NAND para sa susunod na ilang taon.

Tandaan na hindi ito ang parehong bagay tulad ng pag-stack ng 3D chip. Ang memorya ng DRAM ay dinudulot din ng isang scaling wall, ngunit mayroon itong ibang arkitektura na nangangailangan ng isang transistor at isang kapasitor sa bawat cell. Ang solusyon dito ay ang pag-stack ng maraming mga gawa-gawa na memorya ng memorya ng DRAM sa itaas ng isa't isa, mag-drill hole sa pamamagitan ng mga substrate, at pagkatapos ay ikonekta ang mga ito gamit ang isang teknolohiyang tinatawag na through-silicon-vias (TSVs). Ang resulta ay pareho - mas mataas na density sa isang mas maliit na bakas ng paa - ngunit ito ay higit pa sa isang advanced na proseso ng packaging kaysa sa isang bagong proseso ng katha. Plano ng industriya na gamitin ang parehong pamamaraan na ito upang ma-stack ang memorya sa tuktok ng lohika, hindi lamang upang gupitin ang bakas ng paa, kundi pati na rin upang mapabuti ang pagganap at mabawasan ang lakas. Ang isang solusyon na nakakuha ng maraming pansin ay ang Micron's Hybrid Memory Cube. Kalaunan ay maaaring magamit ang pag-stack ng chip ng 3D upang lumikha ng malakas na mobile chips na pagsamahin ang mga CPU, memorya, sensor, at iba pang mga sangkap sa isang solong pakete, ngunit mayroon pa ring maraming mga isyu upang malutas sa pagmamanupaktura, pagsubok, at pagpapatakbo ng mga tinatawag na heterogenous Mga 3D stacks.

Ngunit ito ang susunod na henerasyon ng mga diskarte na pinag-usapan ng mga gumagawa ng chip na tila mas kakaiba. Sa mga kumperensya ng chip, naririnig mo ang maraming tungkol sa Directed Self Assembly (DSA), kung saan ang mga bagong materyales ay aktwal na tipunin ang kanilang mga sarili sa pangunahing pattern ng transistor - hindi bababa sa isang layer ng isang chip. Ito ay tunog tulad ng fiction ng science, ngunit alam ko ang isang bilang ng mga mananaliksik na naniniwala na talagang hindi ito malayo.

Samantala, ang iba pang mga mananaliksik ay tumitingin sa isang klase ng mga bagong materyales - na kilala bilang III-V semiconductors sa mas tradisyonal na estilo ng pagmamanupaktura; habang ang iba ay nakatingin sa iba't ibang mga istraktura ng semiconductor upang madagdagan o palitan ang mga FinFET, tulad ng mga nanowires.

Ang isa pang paraan ng pagbabawas ng mga gastos ay ang paggawa ng mga transistor sa isang mas malaking wafer. Ang industriya ay dumaan sa naturang mga paglilipat bago lumipat mula sa 200mm wafers sa 300mm wafers (mga 12 pulgada ang lapad) mga isang dekada na ang nakakaraan. Ngayon, maraming pinag-uusapan tungkol sa paglipat sa 450mm wafers, kasama ang karamihan sa mga malalaking tagagawa ng mga wafer at mga tagabigay ng tool na lumikha ng isang consortium para sa pagtingin sa mga kinakailangang teknolohiya. Ang ganitong paglipat ay dapat mabawasan ang mga gastos sa pagmamanupaktura, ngunit magdadala ng isang mataas na gastos sa kabisera dahil kakailanganin nito ang mga bagong pabrika at isang bagong henerasyon ng mga tool sa paggawa ng chip. Ang Intel ay may isang halaman sa Arizona na may kakayahang 450mm na produksyon, ngunit naantala ang pag-order ng mga tool, at marami sa mga tool ng mga vendor ay naantala ang kanilang mga handog, na ginagawang malamang na ang unang tunay na paggawa ng 450mm wafers ay hindi hanggang sa 2019 o 2020 sa pinakauna.

Tila ito ay nagiging mas mahirap, at mas mahal. Ngunit iyon ang naging kaso para sa paggawa ng semiconductor mula pa noong simula. Ang malaking tanong ay palaging kung ang mga pagpapabuti sa pagganap at ang labis na density ay nagkakahalaga ng labis na gastos sa pagmamanupaktura.

ISSCC: Pagpapalawak ng Batas ng Moore

Paano mapalawak ang Batas ng Moore ay isang pangunahing paksa sa pagpupulong sa International Solid State Circuits (ISSCC) ng nakaraang buwan. Si Mark Horowitz, isang propesor ng Stanford University at tagapagtatag ng Rambus, ay nabanggit na ang kadahilanang mayroon tayong computing sa lahat ng bagay ngayon dahil ang pagiging computing ay naging mura, dahil sa Batas ni Moore at ang mga patakaran ni Dennard sa pag-scale. Ito ay humantong sa mga inaasahan na ang mga aparato ng computing ay magiging mas mura, mas maliit at mas malakas. (Pinlano ni Stanford ang pagganap ng mga processors sa paglipas ng panahon sa cpudb.stanford.edu).

Ngunit nabanggit niya na ang dalas ng orasan ng mga microprocessors ay tumigil sa pag-scale sa paligid ng 2005 dahil ang problema sa kapangyarihan ay naging isang problema. Ang mga inhinyero ay tumama sa isang tunay na limitasyon ng kuryente - dahil hindi nila maaaring gawin ang mga chips na mas mainit, kaya't ang lahat ng mga sistema ng computing ay limitado sa kapangyarihan. Tulad ng kanyang nabanggit, ang scaling ng kuryente - ang boltahe ng supply ng kuryente - ay mabagal ang pagbabago.

Ang unang pagkahilig ng industriya upang malutas ang problemang ito ay ang pagbabago ng teknolohiya. "Sa kasamaang palad hindi ako umaasa na makakahanap kami ng isang teknolohiya upang mapalitan ang CMOS para sa pag-compute, " sabi niya, para sa parehong mga teknikal at problemang pang-ekonomiya. Ang tanging paraan upang makakuha ng mga operasyon bawat segundo upang madagdagan, samakatuwid, ay upang bawasan ang enerhiya sa bawat operasyon, sinabi niya, na nagmumungkahi na ito ang dahilan kung bakit ang bawat isa ay may mga multi-core processors ngayon, kahit na sa kanilang mga cell phone. Ngunit ang problema ay hindi mo maaaring panatilihin ang pagdaragdag ng mga cores dahil mabilis mong naabot ang isang punto ng pagwawasak ng pagbabalik sa mga tuntunin ng enerhiya ng pagganap at lugar ng mamatay. Ang mga taga-disenyo ng CPU ay nalalaman tungkol dito sa loob ng mahabang panahon at na-optimize ang mga CPU sa loob ng mahabang panahon.

Sinabi ni Horowitz na hindi namin dapat kalimutan ang tungkol sa enerhiya na ginamit ng memorya. Sa kanyang pagtatanghal, ipinakita niya ang pagkasira ng enerhiya para sa isang kasalukuyang, hindi nakikilalang 8-core processor kung saan ginamit ng mga CPU cores ang tungkol sa 50 porsyento ng enerhiya at ang patuloy na memorya (L1, L2, at L3 cache) ay ginamit ang iba pang 50 porsyento . Hindi nito kasama ang panlabas na memorya ng sistema ng DRAM, na maaaring magtapos ng pagiging 25 porsiyento ng higit sa kabuuang paggamit ng enerhiya ng system.

Maraming mga tao ang pinag-uusapan ang paggamit ng dalubhasang hardware (tulad ng mga ASIC), na maaaring maging isang libong beses na mas mahusay sa mga tuntunin ng enerhiya sa bawat operasyon kumpara sa isang pangkalahatang layunin ng CPU. Ngunit tulad ng nabanggit ni Horowitz, ang kahusayan dito ay dumating sa bahagi dahil ginagamit ito para sa mga tiyak na aplikasyon (tulad ng pagproseso ng modem, pagproseso ng imahe, compression ng video at decompression) na talaga ay hindi ma-access ang memorya. Iyon ang dahilan kung bakit nakakatulong ito sa lakas-hindi gaanong tungkol sa hardware, ito ay tungkol sa paglipat ng algorithm sa mas limitadong espasyo.

Ang masamang balita ay nangangahulugan ito na ang mga application na maaari mong itayo ay pinigilan. Ang mabuting balita ay maaari kang makagawa ng isang mas pangkalahatang engine na maaaring hawakan ang mga ganitong uri ng mga aplikasyon na may "mataas na lokalidad, " nangangahulugang hindi nila kailangang ma-access ang memorya. Tinutukoy niya ito bilang Highly Local Computation Model at ang "stencil application" na maaaring tumakbo dito. Ito ng kurso ay nangangailangan ng isang bagong modelo ng programming. Ang Stanford ay nakabuo ng isang wika na tukoy sa domain, isang tagatala na maaaring magtayo ng mga application na stencil at patakbuhin ang mga ito sa FPGAs at ASICs.

Gayundin sa kumperensya ng ISSCC, sinabi ni Ming-Kai Tsai, Chairman at CEO ng MediaTek, na ang mga tao ay nagtanong mula pa noong unang bahagi ng 1990 kung gaano katagal ang Batas ng Moore. Ngunit tulad ng sinabi ni Gordon Moore sa ISSCC noong 2003, "Walang exponential ay magpakailanman. Ngunit maaari nating antalahin ito magpakailanman." Ang industriya ay nakagawa ng isang mahusay na trabaho na nagpapanatili ng Batas ng Moore ng higit pa o mas kaunti, sinabi niya. Ang gastos ng transistor ay nagpatuloy sa makasaysayang pagtanggi nito. Para sa gastos ng 100 gramo ng bigas (mga 10 sentimo), maaari kang bumili lamang ng 100 transistor noong 1980, ngunit sa pamamagitan ng 2013 maaari kang bumili ng 5 milyong transistor.

Sinabi ni Tsai na ang mga aparatong mobile ay tumama sa isang kisame dahil ang mga processor ay hindi maaaring tumakbo nang mahusay sa bilis na lampas sa 3 GHz at dahil ang teknolohiya ng baterya ay hindi gaanong napabuti. Ang MediaTek ay nagtatrabaho sa problemang ito sa pamamagitan ng paggamit ng mga multicore na mga CPU at heterogenous multiprocessing (HMP). Sinabi niya na ipinakilala ng kumpanya ang unang tunay na 8-core HMP processor noong 2013, at mas maaga sa linggong ito, inihayag nito ang isang 4-core processor gamit ang teknolohiyang PTP (Performance, Thermal and Power) upang higit pang madagdagan ang pagganap at mabawasan ang kapangyarihan. Pinag-uusapan din niya ang tungkol sa mabilis na pag-unlad sa pagkakakonekta. Maraming mga mobile application na dating imposible ay ngayon mabubuhay dahil sa mga pagpapabuti sa mga network ng WLAN at WWAN, sinabi niya.

Ang MediaTek ay nagtatrabaho sa iba't ibang mga teknolohiya para sa "Cloud 2.0" kasama ang mga wireless na mga solusyon sa pagsingil, ang "Aster" SoC para sa mga nakasusuot (pagsukat lamang ng 5.4x6.6 milimetro), at mga heterogenous system bilang bahagi ng HSA Foundation, aniya. Ang Cloud 2.0, ayon kay Tsai, ay mailalarawan ng maraming higit pang mga aparato - sa partikular na mga suot na may maraming mga radio; higit sa 100 radios bawat tao sa pamamagitan ng 2030.

Ang malaking hamon para sa Cloud 2.0 ay magiging enerhiya at bandwidth, sinabi ni Tsai. Ang una ay mangangailangan ng mga makabagong integrated system, hardware at software solution; mas mahusay na teknolohiya ng baterya; at ilang uri ng pag-aani ng enerhiya. Ang pangalawa ay mangangailangan ng mas mahusay na paggamit ng magagamit na spectrum, agpang network at mas maaasahang koneksyon.

Anuman ang mangyayari sa paggawa ng chip, tiyak na humantong sa mga bagong aplikasyon at mga bagong pagpapasya na mga chipmaker, taga-disenyo ng produkto, at sa huli ay tatahakin ang mga gumagamit.